半导体设备与材料高频名词解释：光刻刻蚀薄膜沉积等术语详解

半导体制造涉及大量专业设备和材料，每个名词背后都藏着影响芯片性能的关键技术细节。下面从六个常见术语入手，说清它们是什么、为什么重要、以及如何判断优劣。

光刻机：芯片制造的“图形转印核心”

光刻机是将设计电路图案转移到晶圆表面的核心设备，其精度直接决定晶体管尺寸和芯片集成度。

工作原理与分类

光刻机通过光源照射掩模版，将图形缩小投影到涂有光刻胶的晶圆上。按光源波长分为紫外（UV）、深紫外（DUV）和极紫外（EUV）。DUV主流使用193nm ArF光源，EUV使用13.5nm波长，能实现更小的线宽。

关键判断维度

• 分辨率：能刻出的最小线宽，目前先进节点已降至几纳米。分辨率取决于数值孔径（NA）和光源波长。
• 套刻精度：多层图形对准的误差，需控制在几纳米以内，否则会导致短路或断路。
• 产能：每小时处理的晶圆数（WPH），影响生产成本。EUV光刻机因光源功率限制，产能通常低于DUV。

实际场景关注点

对于晶圆厂，选择光刻机需平衡分辨率、成本和产能。成熟制程（如28nm以上）多用DUV浸没式，先进制程（7nm以下）必须依赖EUV。设备维护和光源寿命也是长期考量因素。

刻蚀机：去除多余材料的“雕刻刀”

刻蚀是利用物理或化学方法去除晶圆表面指定位置的材料，形成电路沟道或通孔。分为干法刻蚀和湿法刻蚀。

干法刻蚀 vs 湿法刻蚀

• 干法刻蚀：使用等离子体轰击或反应气体，各向异性好，能刻出垂直侧壁，适合精细线条。常用电容耦合（CCP）或电感耦合（ICP）等离子体源。
• 湿法刻蚀：用化学溶液溶解材料，各向同性，侧壁会横向侵蚀，适用于大尺寸图形或牺牲层去除。

关键参数

• 刻蚀速率：每分钟去除的厚度，影响效率。
• 选择比：对目标材料的刻蚀速率与掩模层速率之比，选择比越高越能保护下层。
• 均匀性：晶圆不同位置的刻蚀深度一致性，需控制在±5%以内。

技术趋势

随着3D NAND和FinFET工艺发展，高深宽比刻蚀（如穿透硅通孔）成为难点。需要更高密度的等离子体和更精密的温度控制。

薄膜沉积设备：构建多层结构的“堆叠工匠”

薄膜沉积是在晶圆表面形成几纳米到几微米厚的功能层，包括导体、绝缘体和半导体。主要技术有化学气相沉积（CVD）和物理气相沉积（PVD）。

CVD（化学气相沉积）

通过气态前驱体在加热晶圆表面发生化学反应生成固态膜。常用于生长二氧化硅、氮化硅、多晶硅等。

• LPCVD：低压环境，膜质均匀，但温度较高（>600°C）。
• PECVD：借助等离子体降低反应温度，适合对热敏感的结构。
• ALD（原子层沉积）：逐层吸附反应，厚度控制达到原子级，用于高k栅介质等关键层。

PVD（物理气相沉积）

通过溅射或蒸发将靶材材料沉积到晶圆上，主要沉积金属如铝、铜、钛。PVD速度快，但台阶覆盖性不如CVD。

选择逻辑

根据所需薄膜的材料、厚度、均匀性和热预算选择。例如，铜互连常用电镀法，而高k介质用ALD。先进节点对薄膜应力、界面态密度要求极高。

晶圆：芯片的“地基”与衬底

晶圆是从单晶硅棒切割出的薄片，作为集成电路的基底。直径从150mm（6英寸）到300mm（12英寸）为主流，450mm尚在研发。

关键参数

• 直径：越大每片晶圆可产更多芯片，降低单颗成本。300mm晶圆面积是200mm的2.25倍。
• 电阻率：取决于掺杂浓度，影响晶体管性能。一般控制在0.001-100 Ω·cm范围。
• 氧含量与缺陷密度：氧含量过高会导致晶圆翘曲，缺陷会产生漏电流。高端晶圆要求零位错。

制造流程

拉晶→切割→研磨→抛光（CMP）→清洗。抛光后表面平整度需达亚纳米级。硅片品质直接影响光刻良率。

特殊衬底

除硅外，还有碳化硅（SiC）、氮化镓（GaN）等宽禁带半导体衬底，用于功率器件和射频芯片。这些材料硬度高，切割抛光难度更大。

光刻胶：感光图案的“转移介质”

光刻胶是一种感光高分子材料，涂在晶圆表面，经说明后溶解度变化，形成掩模图形。分为正胶和负胶。

正胶 vs 负胶

• 正胶：说明区域可溶解，保留未说明部分，分辨率高，用于精细图形。
• 负胶：说明区域交联不溶解，未说明部分被去除，灵敏度高但易膨胀，分辨率较低。

关键性能指标

• 分辨率：能清晰定义的线宽极限。先进光刻胶可达十几纳米。
• 灵敏度：单位面积说明所需能量，影响光刻机产能。
• 对比度：说明前后溶解度差异的陡峭程度，决定了图形边缘清晰度。
• 抗刻蚀性：在后续刻蚀中保护下层的能力，通常通过调整光刻胶成分或增加硬掩模来改善。

实际应用考量

针对不同光源（i-line、KrF、ArF、EUV）需匹配专用光刻胶。EUV光刻胶需在极高真空下工作，且对吸收和二次电子敏感。2026年，高数值孔径EUV光刻胶的研发是热点。

掩模版：电路图形的“母版”

掩模版是承载电路图案的掩模，光刻时将图形投影到晶圆。通常由石英基板与金属吸光层（如铬）构成。

制造与关键参数

• 图形精度：掩模版尺寸缩放因子通常为4×或5×，缺陷必须控制在数十纳米以下。
• 透光率与反射率：对于EUV，掩模版采用多层反射膜（Mo/Si），反射率需达70%以上。
• 相位与缺陷：光通过掩模版会产生相位变化，相位缺陷会破坏成像。检测需要电子束或光学显微镜。

使用与维护

掩模版在光刻中反复使用，需防尘、防静电。尘粒会复制到所有晶圆上，因此设有薄膜保护层（pellicle）。对于EUV，pellicle需耐高温且对EUV光吸收极低，技术难度很高。

对芯片制造的影响

掩模版的成本随节点下降猛增，一套7nm光刻掩模版可能需数百万美元。设计多次说明时，掩模版数量成倍增加。光刻机的对准系统也依赖掩模版上的标记。

常见问题